システムLSI設計技術は，情報家電，携帯機器，コンピュータ，ネットワークシステムなど現在および将来の電子装置の進歩を支える重要技術の一つです．本シンポジウムではシステムLSIの設計技術およびDA技術の進展に役立つため，最新の技術発表と技術動向情報の交換を目的として発表と討論の場を提供するものであり、下記要領で開催いたします．参加ご希望のかたは，６月２０日（火）までに必要事項を行事申込書に明記の上お申込みください．本シンポジウムに関する最新の情報は，DAシンポジウム2000のホームページでご覧になれます．
日 程 2000年 7月 17日（月） 13：00〜18：00
（受付11：45開始．懇親会 19：00〜）
18日（火） 8：45〜17：45
（イブニング談話会 20:00〜22:00）
19日（水） 8：45〜12：10
会 場 遠鉄ホテルエンパイア（浜松市舘山寺町1891）
＊参加申込みの方には，詳細を後日送付．
主 催 情報処理学会 システムLSI設計技術研究会
参 加 費 正会員：37,000円，研究会登録会員：32,000円
学生：24,000円，非会員：42,000円
（いずれも論文集代，宿泊費，消費税込）
論文集のみ 5,000円（送料込）
申込方法 学会誌会告欄または学会ホームページの行事申込書にて
お申し込みください．
＊参加申込後，やむを得ず参加を取り消される場合は，
6月23日（金）までにお願いします．
取り消しの連絡のない場合は，準備の都合上，
参加費を徴収させていただきます．
参加申込締切 2000年6月20日（火）
申込／照会先 情報処理学会調査研究担当（シンポジウム係）
◆特別企画
◇チュートリアル（7月17日（月）13:15〜14:35 セッションA-1）
「組込みシステム開発の現状と展望」
高田広章（豊橋技科大）
◇パネル討論(7月17日(月)16:20〜18:00 セッションA-3)
「システムＬＳＩ時代のビジネスモデル」
オーガナイザ兼モデレータ：広瀬文保（日本ケイデンス）
パネリスト：岩本永三郎（ソニー）
藤井 滋（富士通）
坂本幸雄（日本ファウンドリー）
中上一史（日本ミップス・テクノロジーズ）
◇招待講演(7月18日(火)14:30〜15:50 セッションA-7)
「1GIPS，1Wオンチップ並列プロセッサMerlotの設計検証」
松下 智（日本電気）
7月17日（月）
○［13：00〜13：15］開会の挨拶
●［13:15〜14:35］セッションA-1:チュートリアル
（1）組込みシステム開発の現状と展望
高田広章（豊橋技科大）
●［15:00〜16:00］セッションA-2：組み込みシステム
（2）LSIの生産量を考慮したシステムLSI設計手法
井上昭彦，安浦寛人（九大）
（3）ハードウェアコンパイラBachにおけるシステムバスI/F生成について
大西充久，西田浩一，岡田和久，山田晃久，神戸尚志（シャープ）
●［16:20〜18:00］セッションA-3：パネル討論 7月18日（火） ●［8:45〜10:15］セッションA-4：高位合成と論理設計 ●［10:30〜12:00］セッションB-5：レイアウト（２） ●［13:00〜14:00］セッションA-6：ＤＳＭ解析技術 ●［13:00〜14:00］セッションB-6：テスト（１） ●［14:30〜15:50］セッションA-7：招待講演 ●［16:10〜17:45］セッションA-8：ポスターセッション ○［20:00〜22:00］イブニング談話会
7月19日（水） ●［8:45〜9:45］セッションA-9：システム設計 ●［8:45〜9:45］セッションB-9：テスト（２） ●［10:00〜12:00］セッションA-10：低消費電力設計（２） ●［10:00〜12:00］セッションB-10：テスト（３） ○［12：00〜12：10］閉会の挨拶
以上
（4）システムＬＳＩ時代のビジネスモデル
オーガナイザ兼モデレータ：広瀬文保（日本ケイデンス）
パネリスト：岩本永三郎（ソニー）
藤井 滋（富士通）
坂本幸雄（日本ファウンドリー）
中上一史（日本ミップス・テクノロジーズ）
○［19：00〜］懇親会
（5）LUTアレイ型PLDの設計と論理関数の埋め込み手法
筒井 弘，檜田和浩，泉 知論，尾上孝雄，中村行宏（京大）
（6）制御処理ハードウェアの高位合成のための高速な面積/時間
最適化アルゴリズム
家長真行，戸川 望，柳澤政生，大附辰夫（早大）
（7）FPGA対応論理診断手法における修正可能な設計誤りの多重度向上
皆見利行，井上 宏，黒木修隆，沼 昌宏（神戸大）
●［8:45〜10:15］セッションB-4：レイアウト（１）
（8）レイアウトを考慮したクラスタ分割によるクロックスケジューリング手法
斉藤 誠，高橋 篤司（東工大）
（9）動的クロックタイミング割り当てによる準同期クロック合成
安井卓也，黒川圭一，豊永昌彦（松下電器），高橋篤司（東工大）
（10）遺伝的アルゴリズムに基づく配線幅調整とバッファ挿入を考慮した
スタイナ木生成
若林真一，大佐古昌和（広島大）
●［10:30〜12:00］セッションA-5：低消費電力設計（１）
（11）プラスチック・ハード・マクロ技術による超高速加算器
−リップルキャリー加算器は速くなる−
北村清志（エー・アイ・エル），八木幹雄，瀧 和男（神戸大）
（12）入力信号パターンを考慮した低電力並列乗算器の設計手法
室山真徳，石原 亨，兵頭章彦，安浦寛人（九大）
（13）ＢＤＤ型断熱充電電荷リサイクル8bit乗算回路
中田俊司，道関隆国，門 勇一（ＮＴＴ）
（14）並列ハイブリットGAを用いた配置手法の一考察
吉川雅弥，児玉征之，寺井秀一（立命館大）
（15）2次計画法と矩形パッキングに基づくVLSIフロアプランの一手法
岡本 匠，吉村 猛（日本電気）
（16）高性能LSIにおける自動配線の課題
菊池光司（日立）
（17）大規模集積回路の統計的遅延解析手法
藤田智弘，松尾英範，小野寺秀俊（京大）
（18）Lemings:ゲートレベルにおけるEMIノイズ解析手法
平野将三，島崎健二，辻川洋行（松下電器）
（19）RSFQジョセフソン論理回路に対する論理テストの有効性
伊藤靖，花島恒登，山崎浩二，山田輝彦（明治大）
（20）テスト不能なパス遅延故障判定の高精度化手法について
下野隆史，梶原誠司（九工大），
イリス ポメランツ，スダーカ M. レディ（アイオワ大）
（21）1GIPS，1Wオンチップ並列プロセッサMerlotの設計検証
松下 智（日本電気）
（22）ライブラリ変更を考慮したFHMコンポーネントにおける面積，遅延
見積もり手法の検討
秀島雄飛，今井正治，武内良典，北嶋 暁（阪大），
木村 勉（豊田高専），村岡道明（阪大／松下電器）
（23）バーンインメモリテスタ向き故障情報格納アルゴリズム
井口幸洋，伊勢野総（明治大），横山治男（日本エンジニアリング）
（24）スマートポジションセンサを用いた三次元形状計測システムの構築
星野将史，根塚智裕，池田 誠，浅田邦博（東大）
（25）時間領域を用いた最短距離探索機構を有するメモリマクロブロック構築事例
池田 誠，浅田邦博（東大）
（26）二次元抵抗網中の電位分布を用いた高速領域検出回路
秋田純一（はこだて未来大），渡辺 晃，遠山 治（金沢大）
（27）動画像中移動物体抽出LSIの設計とチップ試作
佐々木慶太，吉田 暁，上田和宏（芝浦工大）
（28）ベクトル量子化を用いた実時間動画像圧縮システム
岩橋卓也，柴山武英，李 翔，小林和淑，小野寺秀俊（京大）
（29）SystemC によるシステムレベルモデリング手法の検討とその評価
前田友英，武内良典，今井正治，北嶋 暁（阪大）
（30）ハードウエア／ソフトウエア分割時における消費電力解析手法
小川 修，高橋美和夏，水野雅信（松下電器）
（31）ゲート遅延分布を用いた性能テスト手法
溝口大介，杉原 真，安浦寛人（九大）
（32）ディープサブミクロン欠陥ベース故障解析技術
山中宏樹，小林誠治，山崎 巌，佐藤康夫（日立）
（33）セルベース設計における連続的トランジスタ寸法最適化による
消費電力削減手法
橋本昌宜，小野寺秀俊（京大）
（34）Biased PartitioningとAccess Concentrationを用いた
オンチップ・メモリの低消費電力化手法
河辺直之，宇佐美公良（東芝）
（35）低電圧動作に適したパストランジスタ系ロジック
瀧 和男，池見憲一，尾形俊郎（神戸大），北村清志（エー・アイ・エル）
（36）CMOS／パス・トランジスタ論理の混在による低消費電力回路の合成
高田賢吾（神戸大），神野元彰（奈良先端大）.
黒木修隆，沼 昌宏，瀧 和男（神戸大）
（37）システムLSIにおける順序回路ＡＴＧの効果的な適用手法
小沢 明，木村 敬，下野武志（北陸日本電気ソフトウェア），
嵯峨幸治（日本電気）
（38）ＣＰＬＤのクロスポイント故障に対する一テスト生成法
福永昌勉，中西 理，山崎浩二，山田輝彦（明治大）
（39）故障検出困難度を利用したコンパクトなIDDQテスト集合生成法
渡邉猛夫，篠木 剛，林 照峯（三重大）
（40）リセット機能を持つ順序回路のテスト圧縮法
樋上喜信，高松雄三（愛媛大），樹下行三（阪大）