システムLSI設計技術は，情報家電，携帯機器，コンピュータ，ネットワークシステムなど現在および将来の電子装置の進歩を支える重要技術の一つです．本シンポジウムではシステム LSIの設計技術およびDA技術の進展に役立てるため，最新の技術発表と技術動向情報の交換を目的として発表と討論の場を提供するものであり、下記要領で開催いたします．
SOC vs SOP, SoC設計技術チャレンジ, 国際協力などに関する招待講演や特別セッションを企画しています．また，SWEST3（組込みシステム技術に関するサマーワークショップ）と同時開催(7月24日〜25日)し, 招待講演とパネル討論を共同で開催する他, 同時開催中のほとんどのセッションは相互聴講ができるようにし, システムLSI設計技術についてより広い討論を可能にします．
参加ご希望のかたは，6月15日(金) 6月25日(月)までに必要事項を行事申込書に明記の上お申込みください．本シンポジウムに関する最新の情報は，システムLSI設計技術研究会のホームページでご覧になれます．
多数のお申し込み、ありがとうございました
| 日 時 | 2001年7月 | 23日（月） | 13:00〜18:00 |
| （受付11:45開始．懇親会19:00〜） | |||
| 24日（火） | 9:00〜18:00 | ||
| （SWEST3との合同懇親会18:30〜、イブニング談話会20:30〜） | |||
| 25日（水） | 9:00〜12:15 | ||
| 会 場 | 遠鉄ホテル エンパイア（浜松市舘山寺町1891） ※参加申込みの方には，詳細を後日送付． |
||
| 主 催 | 情報処理学会 システムLSI設計技術研究会 | ||
| 参加費 |
正会員： 研究会登録会員： 学生： 非会員： 論文集のみ： |
39,000円 34,000円（※） 26,000円 44,000円（いずれも論文集代，宿泊費を含む．消費税込） 5,000円（送料込） |
|
|
※
システムLSI設計技術研究会への登録はこちらから行えます。 「情報処理学会会員について」 平成13年度登録費：4,515円 （情報処理学会非会員の方の準登録は＋1,000円） |
|||
| 申込方法 | 本号会告欄または学会ホームページの行事申込書にてお申込みください． ※参加申込後，やむを得ず参加を取り消される場合は，6月27日（水）までにお願いします． 取り消しの連絡のない場合は，準備の都合上，参加費を徴収させていただきます． |
||
| 申込締切 | 2001年6月25日（月）◆◆◆申し込みは締め切りました◆◆◆ |
||
| 申込／照会先 |
（社）情報処理学会 研究会 〒108-0023 東京都港区芝浦3-16-20 芝浦前川ビル7F Tel：03-5484-3535 Fax：03-5484-3534 e-mail：sig@ipsj.or.jp |
||
プログラム
◆特別企画
◇招待講演（7月23日（月）13:10〜14:30 セッションA-1）
「SOC vs SOP -高速配線のあり方-」
大塚 寛治(明星大)
◇STARC特別セッション（7月24日（火）9:00〜10:40 セッションA-4）
「SoC設計技術のチャレンジ」
吉田 憲司,中村 忠彦,村岡 道明,増田 弘生(STARC)
◇特別セッション（7月24日（火）11:10〜12:00 セッションA-5） ◇DAS/SWEST招待講演（7月24日（火）13:00〜14:20 セッションA-6）
「Internet時代の国際協力による研究の進め方」事例と提言
井上 隆秀(UCB)
Internet時代を迎えて，企業や国境、時空の枠を越えて多くの研究者が協同して
研究する機会が増えている．ここでは2つの事例を取り上げ技術的内容と共に，
この様な場に加わる際に経験する，戸惑い，困難を紹介し，対話即決型国際協同
研究参加への心構えについて提言を試みる．
宮森 高(東芝)
◇DAS/SWESTパネル討論（7月24日（火）14:30〜16:20 セッションA-7）
「システムLSI設計と組込みソフトウェア設計の協調」
オーガナイザ：高田 広章(豊橋技科大)
モデレータ：門田 浩 (NECエレクトロンデバイス)
パネリスト：柴下 哲 (メンター・グラフィックス・ジャパン)
三好 清司 (富士通)
福田 晃 (九大)
石山 康介 (NEC静岡)
7月23日（月）
＊セッションA：会場B，セッションB：会場C○［13:00〜13:10］開会の挨拶
●［13:10〜14:30］セッションA-1:招待講演
座長：山田 正昭（東芝）
A1-1 SOC vs SOP -高速配線のあり方-
大塚 寛治(明星大)
●［15:00〜16:40］セッションA-2：ディープサブミクロン設計
座長：渋谷 利行（富士通研）
A2-1 LSI高速伝送路特性の解析と実験
南 文裕,藤本 愼一,増田 弘生(STARC)
A2-2 VLSI配線の伝送線路化を考慮した駆動力決定手法
土谷 亮,小野寺 秀俊(京大)
A2-3 隣接位置を考慮した解析的クロストークノイズ見積もり手法
高橋 正郎,橋本 昌宜,小野寺 秀俊(京大)
A2-4 光近接効果を考慮したマスクパターン補正の高速化手法
會澤詳浩,本吉 稔（日立）,清水文夫（三倉エンジニアリング）,鈴木俊夫（日立）
●［15:00〜16:40］セッションB-2：論理合成
座長：山下 茂（NTT）
B2-1 排他的論理和を実現可能な２線式PLAのための論理合成手法
吉田 浩章,山岡 寛明,池田 誠,浅田 邦博(東大)
B2-2 論理縮小を行うセレクタベースマッピング手法
湯口 雅之(NEC)
B2-3 Quantified SATを利用した論理設計の再利用について
久保 賢生,藤田 昌宏(東大)
B2-4 信号線誤りに対応した LUT 論理診断手法
井上 宏,黒木 修隆,沼 昌宏,山本 啓輔(神戸大)
●［16:50〜17:40］セッションA-3：システム設計
座長：伊藤 雅樹（日立）
A3-1 シリアルデバイス記述によるSpecCの記述性評価
本田 晋也,高田 広章(豊橋技科大)
A3-2 レジスタ転送レベルのATPG手法を利用したC言語に基づくシステム記述の検証について
藤田 昌宏(東大),Indradeep Ghosh(米国富士通研)
●［16:50〜17:40］セッションB-3：再構成HW
座長：小松 聡（東大）
B3-1 自律再構成可能アーキテクチャ PCA における実行時資源管理の方法
中根 良樹,永見 康一,塩澤 恒道,Norbert Imlig,名古屋 彰(NTT),小栗 清(長崎大)
B3-2 遠隔操作によるFPGA/PLDデバイス再構成の実現
武田 直樹,土黒 功司,當摩 佳重,柴村 英智,久我 守弘,末吉 敏則(熊本大)
○［19:00〜 ］懇親会
7月24日（火）
＊セッションA：会場A，セッションB：会場E●［9:00〜10:40］セッションA-4：STARC特別セッション「SoC設計技術のチャレンジ」
座長：今井 正治（阪大）
A4-1 SoC設計技術の変革に向けて
吉田 憲司(STARC)
A4-2 ＩＰ再利用・流通に向けたシリコン検証技術
中村 忠彦(STARC)
A4-3 次世代SoCのシステムレベル設計手法
村岡 道明(STARC)
A4-4 100nm時代の物理設計
増田 弘生(STARC)
●［9:00〜10:40］セッションB-4：低消費電力
座長：松永 裕介（九大）
B4-1 低電力データ伝送のための配線間結合容量を考慮した適応型コード帳符号化方式の提案と評価
小松 聡,池田 誠,浅田 邦博(東大)
B4-2 CMOS／パス・トランジスタ混在論理の合成とレイアウト
福岡 一樹,福冨 弘敦,藤田 克也,高田賢吾,黒木 修隆,沼 昌宏,瀧 和男,山本 啓輔(神戸大)
B4-3 高速低消費電力論理回路方式ASDDL/ASD-CMOSとその評価
瀧 和男,八木幹雄,森本薫夫,尾形俊郎（神戸大）,池見憲一（讀賣テレビ放送），北村清志（エイ・アイ・エル）
B4-4 Bachシステムにおける低消費電力化のための一手法
大西 充久,西田 浩一,岡田 和久,山田 晃久,神戸 尚志(シャープ)
●［11:10〜12:00］セッションA-5：特別セッション「Internet時代の国際協力による研究の進め方」事例と提言
座長：山田 正昭（東芝）
A5-1 SoC設計におけるシステムレベルインターフェース記述言語の提案
井上 隆秀(UCB)
A5-2 SoC設計におけるSignal Integrity問題の取り扱い＜設計者の視点から＞
井上 隆秀(UCB)
●［11:10〜12:00］セッションB-5：システム開発環境
座長：高山 浩一郎（米国富士通研）
B5-1 ディジタル信号処理向けプロセッサのためのシミュレータ生成手法
笠原 亨介(早大),戸川 望(北九州大／早大),柳澤 政生,大附 辰夫(早大)
B5-2 PEAS-IIIシステムのためのコンパイラ・ジェネレータの試作
三田健太朗,小林真輔,武内良典（阪大）,北嶋 暁（大阪電通大）,今井正治（阪大）
●［13:00〜14:20］セッションA-6：DAS/SWEST招待講演
座長：枝廣 正人（NEC）
A6-1 コンフィギュアラブルプロセッサによるITS向け画像認識システムの開発
宮森 高(東芝)
●［14:30〜16:20］セッションA-7：DAS/SWESTパネル「システムLSI設計と組込みソフトウェア設計の協調」
オーガナイザ：高田 広章(豊橋技科大)
モデレータ：門田 浩 (NECエレクトロンデバイス)
パネリスト：柴下 哲 (メンター・グラフィックス・ジャパン)
三好 清司 (富士通)
福田 晃 (九大)
石山 康介 (NEC静岡)
●［16:30〜18:00］セッションA-8：ポスターセッション
(1) 遺伝的アルゴリズム専用RISCプロセッサDLX-GA
小泉 慎哉,井村 紀道,藤原 一成,若林 真一,小出 哲士(広島大)
(2) 相関検波機能を有する画素回路の設計と評価
大池 祐輔,池田 誠,浅田 邦博(東大)
○［18:30〜］DAS/SWEST合同懇親会
○［20:30〜］イブニング談話会
7月25日（水）
＊セッションA：会場B，セッションB：会場C●［9:00〜10:40］セッションA-9：レイアウト
座長：藤吉 邦洋（農工大）
A9-1 フロアプランを指向した回路分割の一手法
小野 芳弘,岡本 匠(NEC)
A9-2 概略配線を考慮したフロアプランニングに対するメタヒューリスティック手法
中矢 真吾,山崎 晋哉,若林 真一,小出 哲士(広島大)
A9-3 配線混雑度を考慮した概略配置修正アルゴリズム
金沢 裕治,澁谷 利行(富士通研)
A9-4 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発
寺井 正幸,金本 俊幾,小谷 健,柴山 泰範,岡崎 芳(三菱電機)
●［9:00〜10:40］セッションB-9：テスト
座長：広瀬 文保（日本ケイデンス）
B9-1 A Method of Test Pattern Compaction
Kwame Osei Boateng,Hideaki Konishi,Tsuneo Nakata(富士通研)
B9-2 テストパターン変換によるテスト時の消費電力低減手法
梶原 誠司,宮瀬 紘平,瓦林 悟(九工大)
B9-3 抵抗性ブリッジ故障検出パターン生成のための故障抵抗値区間分割法の提案
神林 智和,篠木 剛,林 照峯(三重大)
B9-4 システムLSI向けRAM−BISTシステムの検討
山本雅文，堤田光起，佐藤元幸（日立）
●［10:50〜12:05］セッションA-10：プロセッサ
座長：沼 昌宏（神戸大）
A10-1 PEAS-IIIにおけるアーキテクチャレベル見積り手法
久須 裕之,塩見 彰睦(静岡大),伊藤 真紀子,今井 正治(阪大)
A10-2 PEAS-IIIシステムを用いたCISCの実装
佐々木 敏公,前田 友英,伊藤 真紀子,北嶋 暁,今井 正治(阪大)
A10-3 Packed SIMD型命令を持つハードウェア/ソフトウェア協調合成システムのためのハードウェアユニット生成手法
宮岡 祐一郎(早大),戸川 望(北九州大／早大),柳澤 政生,大附 辰夫(早大)
●［10:50〜12:05］セッションB-10：解析モデル
座長：久木元 裕治（Silicon Perspective）
B10-1 Design Rule Markup Language for STARC Open Design Rule initiative
原 浩幸（STARC）,井上 隆秀（UCB）,中村 忠彦（STARC）
B10-2 カップリングを考慮した配線電力模型
内野 琢(東芝),Jason Cong(UCLA)
B10-3 チップ内でのばらつきを考慮したトランジスタ特性ばらつきモデル化手法
岡田 健一,小野寺 秀俊(京大)
○［12:05〜12:15］閉会の挨拶
以上