日程:
12月 2日(水) 10：20〜17：00
12月 3日(木) 10：00〜18：00
12月 4日(金) 10：00〜16：20
会場: 高知市文化プラザ （〒780-8529 高知市九反田2-1)
電車: 土佐電鉄 はりまや橋下車 徒歩5分，菜園場下車 徒歩3分，
バス: 土佐電鉄・県交通 八幡通下車徒歩1分，空港連絡バスで30分 はりまや橋下車 徒歩5分．
デザインガイアプログラム (PDF)
★VLSI設計技術研究会（VLD）
専門委員長 高橋 篤司 副委員長 原田 育生
幹事 戸川 望， 山田 晃久
★ディペンダブルコンピューティング研究会（DC）
専門委員長 相京 隆 副委員長 米田 友洋
幹事 北神 正人， 中尾 教伸
★システムLSI設計技術研究会（IPSJ-SLDM）
主査 木村 晋二
幹事 青木 孝， 星 直之， 瀬戸 謙修
日時 12月 2日(水) 10：20〜17：00
12月 3日(木) 10：00〜18：00
12月 4日(金) 10：00〜16：20
会場 高知市文化プラザ
議題 デザインガイア2009 ―VLSI設計の新しい大地―
12月2日(水) 午前 集積回路技術 (2階 小ホール) （10：20〜11：40）
ICD-１．入出力間規則性予見方式による回路設計法
○佐藤 仁・中村次男・笠原 宏・冬爪成人（東京電機大）
ICD-２．GALSシステムにおける非同期バスのFPGAによる実装
○堀 武宏・中村次男・笠原 宏・冬爪成人（東京電機大）
ICD-３．Tailbiting BIPを用いたWiMAXターボデコーダ
○新井宏明・宮本直人・小谷光司（東北大）・藤沢久典（富士通研）・伊藤隆司（東北大）
ICD-４．CMOSデジタルLSIにおける電源雑音評価のためのリファレンス回路
○松野哲郎・小坂大輔（神戸大）・永田 真（神戸大/JST-CREST）
12月2日(水) 午後 高位・論理設計 (9階 特別学習室) （13：25〜15：05）
10．回路モジュールの再利用を考慮したRTL電力シミュレータの構成と評価
○森川敏雄, 川内裕文, 谷口一徹, 福井正博（立命館大学）
11．順序回路に対するRTL電力マクロモデル化の一手法
○村島良平, 谷口一徹, 福井正博（立命館大学）
VLD-12．高位合成の完全ILP記述に基づくマルチプレクサの最小化
○井上恵介・金子峰雄（北陸先端大）
VLD-13．条件依存処理の実行確率を考慮した消費電力削減および二重電源電圧への応用
○伊藤和人・金 玄俊（埼玉大）
VLD-14．LSIのデータ通信消費電力を削減するリソースバインディング手法
○世渡秀和・高田俊輔・伊藤和人（埼玉大）
12月2日(水) 午後 システム設計 (9階 特別学習室) （15：20〜16：40）
VLD-15．タイミングを考慮したハードウェア/ソフトウェア分割手法の評価
○松永惇弥・村岡道明（高知大）
VLD-16．組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法
○小林優太・戸川 望・柳澤政生・大附辰夫（早大）
VLD-17．2階層キャッシュメモリにおけるシミュレーションベースのバス幅最適化手法
○渡辺信太・戸川 望・柳澤政生・大附辰夫（早大）
18．第一階述語論理のサブクラスに対する近似的モデル検査アルゴリズム
○増田和也，浜口清治，柏原敏伸(阪大)
12月3日(木) 午前 ディペンダブル設計 (2階 小ホール) （10：00〜11：40）
VLD-23．回路分割に基づく順序回路のソフトエラー耐性の近似評価手法
○赤峰悠介・吉村正義・松永裕介（九大）
DC-24．ソフトエラー検出機能を有するBILBOレジスタ
○菅澤正弘・難波一輝・伊藤秀男（千葉大）
DC-25．プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法
○長井智英・今井 雅・南谷 崇（東大）
DC-26．スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価
○伊藤侑磨・吉村正義・安浦寛人（九大）
27．重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
○伊達貴徳(東工大)，萩原汐(東工大)，益一哉(東工大)，佐藤高史(京大)
12月3日(木) 午後 テストI (2階 小ホール) （13：25〜14：25）
DC-32．DEFデータの視覚化による故障箇所候補の特定
○岸 和敬・眞田 克（高知工科大）
DC-33．テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察
○天野雄二郎・吉川祐樹・市原英行・井上智生（広島市大）
DC-34．信号値遷移削減のためのドントケア判定率の最適化に関する研究
○別府 厳・宮瀬紘平・大和勇太・温 暁青・梶原誠司（九工大）
DC-35．値注入学習法による階層型ニューラルネットワークの耐故障化
○西村和洋・堀田忠義（職能開発大）・高浪五男 発表キャンセル
36．テスト不良原因解析用エキスパートシステム技術の研究開発について
○武田敏秀（福岡県産業・科学技術振興財団），温 暁青 （九工大），井上俊介（福岡県産業・科学技術振興財団），大野国弘（株式会社なうデータ研究所） 発表キャンセル
12月3日(木) 午後 設計事例 (2階 小ホール) （15：20〜16：20）
VLD-37．プログラマブル光再構成型ゲートアレイのホログラム窓の影響解析
○久保田慎也・渡邊 実（静岡大）
VLD-38．電流モード型DC-DCコンバータ用小型適応型スロープ補償回路
○柴田公男・範 公可（電通大）
39．ハイブリッド型CMOS論理構成の4-2加算器による乗算器のグリッチ削減
○小暮 武，藤岡達也，雫 譲，廣瀬哲也，黒木修隆，沼 昌宏（神戸大)
12月3日(木) 午後 ポスターセッション (7階 第1展示室) （16：30〜18：00）
48．ポスターセッション発表
12月4日(金) 午前 物理設計 (9階 特別学習室) （10：00〜11：40）
VLD-49．クロストークによる遅延変動を考慮した論理シミュレーション
○小林政幸・豊永昌彦・村岡道明（高知大）
VLD-50．Increasing Yield Using Partially-Programmable Circuits
○Shigeru Yamashita（Ritsumeikan Univ.）・Hiroaki Yoshida・Masahiro Fujita（Univ. of Tokyo）
VLD-51．トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価
○川添亜里沙・藤村 徹・中武繁寿（北九州市大）
VLD-52．MOSトランジスタ特性の距離/空間ばらつきにおけるレイアウト構造依存性の解析
○佐土平裕一・中武繁寿（北九州市大）
53．FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討
○齋藤 寛(会津大)，濱田 尚宏(会津大)，米田 友洋(国立情報学研)，南谷 崇(東大）
12月4日(金) 午後 テストII (9階 特別学習室) （13：25〜14：45）
DC-63．テスト圧縮指向ドントケア抽出法
○若園大洋・細川利典（日大）・吉村正義（九大）
DC-64．RSA暗号回路の安全なテスト容易化設計
○早川鉄平・細川利典（日大）・吉村正義（九大）
DC-65．オープン故障の論理固定化による欠陥箇所の特定
○眞田 克・安富泰輝（高知工科大）・橋田啓二（ルネサスデザイン）
DC-66．劣化検知テストにおけるパス選択について
○野田光政・梶原誠司・佐藤康夫・宮瀬紘平・温 暁青（九工大）・三浦幸也（首都大東京）
12月4日(金) 午後 論理設計 (9階 特別学習室) （15：00〜16：20）
VLD-67．オペランドの和を用いた並列乗算器の消費エネルギー評価
○川島裕崇・高木直史（名大）
VLD-68．設計固有セルライブラリの自動生成手法
○吉田浩章・藤田昌宏（東大）
VLD-69．フレックスマージ: LUT数削減を目的としたLUT型FPGA向け論理最適化手法
○高田大河・松永裕介（九大）
70．回路構造を考慮した修正箇所候補抽出に基づく論理診断手法
○塩木講輔，渡辺浩介，岡田匠史，石原俊郎，廣瀬哲也，黒木修隆，沼 昌宏(神戸大）
一般講演：発表 15 分 ＋ 質疑応答 5 分
◎下記の通り懇親会を予定しております．
■12月3日(木)夜 (詳細はhttp://www.ieice.org/~vld/2009/GaiaBanquet09.html をご参照下さい)
◎VLD研究会ホームページもご覧下さい．
http://www.ieice.org/~vld/
【問合先】
瀬戸 謙修 (東京都市大)
E-mail: sldm2009 [at] slrc.kyushu-u.ac.jp
TEL: 03-5707-0104 (2801)